|
|
本文將設(shè)計一個光柵耦合器，將光子芯片表面上的單模光纖連接到集成波導。內(nèi)置粒子群優(yōu)化工具用于最大化耦合效率，并使用組件S參數(shù)在 INTERCONNECT 中創(chuàng)建緊湊模型。還演示了如何使用 CML 編譯器提取這些參數(shù)以生成緊湊模型。（聯(lián)系我們獲取文章附件） |a[ :L bk-aj'>+ 概述 W.U|mNJ$ A,#hYi=-,  ZZl4| j~Xn\~*n 本示例的目標是設(shè)計一個 TE 絕緣體上硅 （SOI） 耦合器，該耦合器帶有由單模光纖從頂部饋電的布拉格光柵。此設(shè)計中的關(guān)鍵品質(zhì)因數(shù)（FOM）是目標波長處的耦合效率。耦合效率對光柵的間距高度敏感p，蝕刻長度le和蝕刻深度he以及光纖的位置x和傾斜角度θ。 lf9_!`DGV 5Bc)QKh`l|  6hm6h7$F1 :WnXoL 這五個參數(shù)通常一起優(yōu)化，以最大限度地提高目標中心波長的耦合效率。由于具有五個參數(shù)的暴力 3-D 優(yōu)化非常耗時，因此此處使用 2-D 和 3-D 模型的組合進行兩階段優(yōu)化，并且僅改變?nèi)齻�幾何參數(shù)。設(shè)計工作流程包括四個主要步驟。 A,s .<TG *Cgd?*\ 7 1、初始 2-D 優(yōu)化：優(yōu)化光柵的間距 p、占空比 d 和光纖位置 x。 ETVT.R8 2、最終的 3-D 優(yōu)化：優(yōu)化光纖的位置 x 以最小化插入損耗。 Jid
|
